隨著微電子技術(shù)的快速發(fā)展，電子設(shè)備應(yīng)用越來越廣泛，電子系統(tǒng)的集成度越來越高，但是在復(fù)雜電磁環(huán)境下，電子系統(tǒng)對電磁干擾有明顯的敏感性和脆弱性。為了減少故障并杜絕事故的發(fā)生，必須對電子設(shè)備進行電磁兼容性設(shè)計。只要電子電氣設(shè)備通電就會產(chǎn)生電磁場，電生磁，磁生電，因此電磁環(huán)境是非常復(fù)雜的，一方面要求使用電子設(shè)備時對周圍的電磁環(huán)境不造成污染，另一方面也要求該電子設(shè)備在現(xiàn)實電磁環(huán)境應(yīng)用中不至于性能下降或發(fā)生故障以致產(chǎn)生嚴(yán)重事故。因此必須對電子設(shè)備的電磁兼容性進行研究，對電磁導(dǎo)致的干擾進行控制與防護?；陔姶偶嫒菪栽O(shè)計的重要性，以下對相關(guān)問題作某些探討。
1 常見的電磁干擾現(xiàn)象及其分析
電磁及其感應(yīng)現(xiàn)象是普遍存在的，因此電子系統(tǒng)的電磁工作環(huán)境是非常復(fù)雜的。從工程應(yīng)用角度，電磁干擾按工作頻率的不同可將其進行分類。例如，一般電網(wǎng)中普遍存在諧波信號電壓波動、電網(wǎng)頻率變化與低頻感應(yīng)電壓、電網(wǎng)電壓不平衡、電網(wǎng)供電波動短暫下降與短時間中斷等導(dǎo)致的低頻傳導(dǎo)干擾，磁場與電場的低頻輻射干擾;由于感應(yīng)連續(xù)波電壓電流的振蕩瞬變與單向瞬變引起的高頻傳導(dǎo)干擾，電磁場（連續(xù)波、瞬態(tài)）與磁場、電場導(dǎo)致的高頻輻射干擾;由于材料的絕緣性能導(dǎo)致的靜電放電干擾等。上述提及的干擾包含了工程應(yīng)用中絕大多數(shù)的電磁干擾現(xiàn)象。
在對電子系統(tǒng)進行抗干擾性能分析時，必須對導(dǎo)致系統(tǒng)的固有特性及其應(yīng)用環(huán)境進行綜合分析。電子電路系統(tǒng)中可能出現(xiàn)的電磁干擾類型有：例如，由于存在電路回路的公共阻抗耦合，因而導(dǎo)致電路性的相互干擾;由于干擾源與干擾對象之間存在著變化的電場，通過電容耦合可能形成電容性干擾，因其會產(chǎn)生干擾電壓; 空間電磁波的電、磁場強度變化，可能產(chǎn)生感電勢導(dǎo)致的傳導(dǎo)電流和傳導(dǎo)電壓的干擾;在交變磁場干擾源中，電流變化可能導(dǎo)致在電感性元件上產(chǎn)生感應(yīng)電壓，因而產(chǎn)生電感性干擾等等。
2 電磁兼容性及其設(shè)計機理
2.1 電磁兼容性
隨著電氣及電子設(shè)備在現(xiàn)代化生產(chǎn)中的廣泛應(yīng)用，設(shè)備聯(lián)接越來越復(fù)雜，功率越來越大，數(shù)量急劇增加，對設(shè)備要求也越來越高，頻帶日益加寬，設(shè)備靈敏度更高， 因此電磁兼容性問題變得更加重要。電磁兼容（EMC，ElectromagneticCompatibility）的涵義是指處于電磁環(huán)境中的電子系統(tǒng)， 任何其他事物都不可能對它構(gòu)成不能承受的電磁干擾能力，且設(shè)備或系統(tǒng)都能夠正常地工作。電磁兼容技術(shù)涉及通信、計算機、電子、生產(chǎn)、軍事以及生活的各個方面，是一門正在迅速發(fā)展的交叉學(xué)科。電磁兼容是研究在有限空間、有限時間與有限頻譜資源條件下，不同設(shè)備相互之間可以共存而不致相互影響的科學(xué)。由上述電磁兼容定義可知，電磁兼容的涵義包括：設(shè)備對周圍其他設(shè)備不產(chǎn)生不能承受的干擾，其本身也不受其他設(shè)備干擾的影響。電磁兼容性研究涉及多個方面，首先是對電磁干擾源自身特性的研究;其次，電磁發(fā)射強度、干擾機理與電磁干擾抑制方法以及電磁干擾的時頻域特性等方面的研究，第三，特別值得注意的是設(shè)備自身抗電磁干擾性能的研究;最后，如何評價電磁輻射與傳導(dǎo)特性等電磁兼容性，采用什么設(shè)備與測量方法對電磁干擾進行測量，如何處理測量數(shù)據(jù)與測量結(jié)果。從更大范圍考慮，它還涵蓋了系統(tǒng)內(nèi)及系統(tǒng)間的電磁兼容性。電磁兼容性研究內(nèi)容包括自然及人為電磁干擾源，如閃電現(xiàn)象與靜電放電就是自然電磁干擾源，干擾源的測量包括開闊場地、輻射、傳導(dǎo)與脈沖干擾的測量（電浪涌、快速瞬變脈沖群與靜電放電），在實現(xiàn)電磁兼容性的技術(shù)方面有屏蔽、接地、綁接與濾波等，也包括采用特殊設(shè)計技術(shù)以抑制電磁干擾。
2.2 抗電磁干擾設(shè)計機理
要構(gòu)成電磁干擾必須同時具備三個條件：其一，必須有干擾源存在，沒有干擾源存在，顯然不可能對設(shè)備產(chǎn)生電磁干擾;其二，有傳播電磁干擾的通道存在，否則不可能形成對設(shè)備的電磁干擾;其三，設(shè)備要能夠接受到干擾信號，并直接影響到設(shè)備的正常工作，因此即使設(shè)備接受到了干擾，如果采取技術(shù)措施可消除其對設(shè)備的干擾。例如，一個魯棒性很強的設(shè)備，是不會受到電磁干擾影響的?？闺姶鸥蓴_設(shè)計機理就是要采取電磁兼容性設(shè)計，使上述三個條件不同時具備，以達到提高設(shè)備抗電磁干擾的目的。
以電子設(shè)備抗干擾設(shè)計為例，因為設(shè)備中高頻干擾特別突出，首先是對設(shè)備發(fā)射的射頻能量進行控制，使其盡可能地小以免干擾其它設(shè)備，其次，為了設(shè)備不受到外界干擾，必須盡量減小進入該設(shè)備的射頻能量。電磁干擾可以借助輻射或者傳導(dǎo)傳輸兩種方式實現(xiàn)，如干擾源能量直接輻射到控制線、信號線與電源線進入設(shè)備后，可通過公共信號、控制電纜或公共電源線等耦合途徑直接干擾設(shè)備的正常工作。因此，可在設(shè)備端口或敏感回路，采用共?；虿钅？垢蓴_措施，最大限度地減少對其影響，降低輻射與傳導(dǎo)的能量，提高設(shè)備的抗干擾性能，其抗電磁干擾設(shè)計機理就是杜絕同時滿足上述的三個必備條件［3-4］?；诖?，其抗電磁干擾設(shè)計的技術(shù)措施可以是各種各樣的，隨著技術(shù)的進步，可采取的技術(shù)措施會越來越豐富，以保證設(shè)備設(shè)計的電磁兼容性。
3 抗干擾設(shè)計策略
抗電磁干擾設(shè)計就是在復(fù)雜電磁頻譜環(huán)境下，采用綜合技術(shù)措施以保障電子設(shè)備正確發(fā)揮效能。按照抗電磁干擾設(shè)計機理，首先是抑制干擾源以防范電磁干擾;其次是采取防電磁干擾措施，以阻斷干擾傳播途徑;最后，是降低電子設(shè)備對干擾的敏感度，或者提高電子設(shè)備的魯棒性性能，以預(yù)防與抑制電磁干擾。針對電子系統(tǒng)的電纜接插件、印制板布局、信號布置，抑制干擾布線、元器件、濾波器、接地與旁路等環(huán)節(jié)可能引入的電磁干擾信號，可采用隔離、電路阻抗控制、濾波、解耦、密封、接地、屏蔽、正確布線等抗電磁干擾措施。
3.1 PCB版的合理布局與布線設(shè)計
在電路布局方面，電源、模擬與數(shù)字電路的元件布局和布線是不同的，在元件布局時應(yīng)將其分別放置，應(yīng)將高、低頻電路分開，盡可能將其各自隔離，注意信號傳輸方向、途徑以及強、弱信號的器件分布相互之間不要產(chǎn)生干擾。對于容易產(chǎn)生噪聲干擾的電路，如時鐘發(fā)生器、晶振與CPU 時鐘等的輸入端等，應(yīng)當(dāng)相互盡可能地靠近些，以便于合理布局整個PCB版，減少干擾源。強弱電流不同的電路與易產(chǎn)生噪聲的器件應(yīng)盡可能遠離邏輯電路。最大限度地減少信號通路與電路元件布局中無用信號的相互耦合。為避免模擬、數(shù)字電路產(chǎn)生公共阻抗耦合，將低電平的模擬與數(shù)字電路分開，并且遠離無濾波的電源和高電平信號線;在PCB版布局上，應(yīng)將不同的高、中、低速邏輯電路分別布局于不同的區(qū)域，確保同層相鄰布線、同板相鄰層、相鄰板之間的平行信號線盡可能長度最小;EMI濾波器放置于同一線路板并盡可能靠近EMI源;整流器、DC/DC變換器與開關(guān)元件與變壓器的放置位置應(yīng)當(dāng)盡可能地靠近以縮短導(dǎo)線長度。濾波電容器、調(diào)壓元件與整流二極管的放置位置也應(yīng)當(dāng)盡可能地靠近，以減少對外部的干擾;噪聲與非噪聲元件盡量遠離，將印刷電路板按電流開關(guān)特性與頻率分區(qū)， 杜絕大電流、高速開關(guān)線與噪聲敏感布線相互平行。
在PCB版電路布線方面，為了提高電磁兼容性，可以采取以下的布線策略：為避免集中電場耦合到較強噪聲的相鄰路徑，在轉(zhuǎn)彎處路徑采用45°以避免直角布線;在傳送高頻與敏感信號路徑上不采用短截線，以避免在短截線上產(chǎn)生振蕩;保持從驅(qū)動到負(fù)載的路徑寬度不變，以避免產(chǎn)生反射導(dǎo)致線路阻抗不平衡;在多個PCB板地線連接時，為了避免短截線信號路徑，必須杜絕采用樹型排列的高速和敏感信號線，同樣也要杜絕輻射型排列的高速和敏感信號線，以避免產(chǎn)生反射和輻射干擾;密集的電源和地層過孔會導(dǎo)致電源阻抗增加，電源在該點形成高阻抗，影響射頻電流傳遞，因此應(yīng)當(dāng)避免過孔密度過大;所有敷銅區(qū)直接連接到地，避免敷銅區(qū)變成輻射天線;除上述常用的布線策略外，其它布線策略這里就不討論了。
3.2 接地系統(tǒng)設(shè)計
接地系統(tǒng)設(shè)計是復(fù)雜的，要考慮的因素很多。電磁屏蔽有利于電磁干擾的相互隔離，在電子設(shè)備中，如將屏蔽與接地結(jié)合使用，那么電子設(shè)備中的絕大部分電磁干擾問題是可以獲得解決的。為了使接地系統(tǒng)的接地阻抗最小，接地系統(tǒng)設(shè)計可以采用以下技術(shù)措施。
① 接地點選擇。低頻電路中電感影響較小，為避免多點接地形成環(huán)流導(dǎo)致干擾，在工作于1MHz頻率以下時，應(yīng)采用單點接地。高頻電路中電感影響較大，在工作于10MHz頻率以上時，可采用就近多點接地，地線應(yīng)短而粗，以降低地線阻抗。
② 數(shù)字電路與模擬電路接地必須嚴(yán)格分開，并且分別與電源端地線相連，兩者地線不可以相混，此外，還要注意盡量加大模擬電路的接地面積，以減少接地阻抗。
③ 由于導(dǎo)體電感與導(dǎo)體長度成正比而與直徑成反比，因此接地線應(yīng)盡量短而粗，使其可通過三倍于印刷線路板的允許電流，以提高抗噪能力。
④ 數(shù)字電路的接地線應(yīng)當(dāng)構(gòu)成閉環(huán)路，避免耗電量大時加大電位差值，以提高PCB抗噪聲能力。
⑤ 為了減少接地阻抗，將多層線路板的其中一層作為接地層并起屏蔽作用，一般將印刷板周邊布作地線。
⑥ 在電源板面和接地板面的絕緣薄層間存在電容，將其放置在相鄰層可構(gòu)成去耦電容，從而提高高頻率響應(yīng)特性。
⑦ 低速電路和元件的分布與放置應(yīng)當(dāng)盡量使其靠近電源面，而高速電路和元件的分布與放置應(yīng)當(dāng)盡量使其靠近接地面。
⑧ 多電源供電時，各個電源應(yīng)當(dāng)分開接地。
電子設(shè)備接地系統(tǒng)結(jié)構(gòu)復(fù)雜，有多種接地方式，如數(shù)字系統(tǒng)（邏輯地）和模擬系統(tǒng)接地，機殼接地（屏蔽地）與系統(tǒng)接地等，接地技術(shù)在多層與單層PCB板中都有廣泛應(yīng)用，其目標(biāo)是實現(xiàn)接地阻抗的最小化，減少接地回路電勢的不良影響。
4 結(jié)束語
隨著微電子技術(shù)的快速發(fā)展，電子設(shè)備更新?lián)Q代越來越快，電磁兼容性設(shè)計變得更加重要。但是電子設(shè)備設(shè)計的成功經(jīng)驗表明，如將屏蔽與接地措施結(jié)合使用，就可對外部產(chǎn)生的電磁干擾進行抑制，解決電子設(shè)備中的絕大部分電磁干擾問題。
服務(wù)熱線（免長話費）
工作日：9：00-18：00
